

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)特許出願公開番号

特開2003-87344

(P2003-87344A)

(43)公開日 平成15年3月20日(2003.3.20)

(51)Int.Cl. <sup>7</sup>	識別記号	FI	キーワード(参考)
H04L 27/22		H04B 1/30	5K004
H04B 1/30		H04L 27/22	Z
H04L 27/38		27/00	G

審査請求 未請求 請求項の数6 OL 外国語出願 (全 40 頁)

(21)出願番号 特願2001-317476(P2001-317476)

(22)出願日 平成13年9月7日(2001.9.7)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 ロバート モレロス-ザラゴサ

東京都品川区東五反田3丁目14番13号 株

式会社ソニーコンピュータサイエンス研究  
所内

(74)代理人 100094053

弁理士 佐藤 隆久


Fターム(参考) 5K004 AA05 FC05 FH00

(54)【発明の名称】 ダイレクトコンバージョン受信機

(57)【要約】

【課題】 マルチポートジャンクションデバイスに基づき、位相及び振幅のインバランス情報なしで復調シンボルのIQインバランスを補正できるダイレクトコンバージョン受信機を提供する。

【解決手段】 マルチポートジャンクションデバイス10は、受信したRF信号とローカル発振信号を合成し、電力検波器PDによって3つの出力信号を生成し、IQ演算器30は電力検波器の出力信号及びパラメータ演算器40で生成されたパラメータ $\alpha$ と $\beta$ に応じて、I成分及びQ成分を演算し、IQインバランスを補正する。



## 【特許請求の範囲】

【請求項1】マルチポートジャンクションデバイスに基づき、受信シンボルのI/Qインバランスを補正するダイレクトコンバージョン受信機であって、  
上記マルチポートジャンクションデバイスの出力に応じて、同相成分と直交成分を演算する第1の演算手段と、  
上記同相成分と直交成分に応じて、所定のアルゴリズムを用いて第1のパラメータと第2のパラメータを演算する第2の演算手段と、  
を有し、

上記第1の演算手段は、上記マルチポートジャンクションデバイスの第1の出力に上記第1のパラメータを乗じ、上記マルチポートジャンクションデバイスの第2の出力に上記第2のパラメータを乗じ、上記マルチポートジャンクションデバイスの出力及び上記第1と第2の乗算器の乗算結果に応じて、上記同相成分と直交成分を演算するダイレクトコンバージョン受信機。

【請求項2】上記第2の演算手段は、上記第1のパラメータを生成する第1の部分回路と、上記第2のパラメータを生成する第2の部分回路とをさらに有し、

上記第1の部分回路は、上記第1の演算手段から出力される上記同相成分の移動平均値を演算する平均値演算手段と、

上記同相成分の移動平均値の符号に応じて、上記同相成分の移動平均値の絶対値と第1の係数との第1の積、または上記同相成分の移動平均値の絶対値と第2の係数との第2の積の何れかを選択するセレクトとを有し、

上記第2の部分回路は、上記第1の演算手段から出力される上記直交成分の移動平均値を演算する平均値演算手段と、

上記直交成分の移動平均値の符号に応じて、上記直交成分の移動平均値の絶対値と上記第1の係数との第1の積、または上記同相成分の移動平均値の絶対値と上記第2の係数との第2の積の何れかを選択するセレクトとを有する請求項1記載のダイレクトコンバージョン受信機。

【請求項3】上記マルチポートジャンクションデバイスは5ポートジャンクションデバイスであって、  
受信信号とローカル発振信号とを合成し、3つの信号を出力するバッシブ回路と、

上記バッシブ回路の出力信号に対して電力検波し、3つの電力検波信号を上記第1の演算手段に出力する3つの電力検波器とを有する請求項1記載のダイレクトコンバージョン受信機。

【請求項4】上記電力検波器からの電力検波信号をフィルタリングする3つのローパスフィルタをさらに有する請求項3記載のダイレクトコンバージョン受信機。

【請求項5】マルチポートジャンクションデバイスに基づき、受信シンボルのI/Qインバランス及び直流オフセットを補正するダイレクトコンバージョン受信機であ

って、

上記マルチポートジャンクションデバイスの出力に応じて、同相成分と直交成分を演算する第1の演算手段と、  
上記同相成分と直交成分に応じて、所定のアルゴリズムを用いて第1のパラメータと第2のパラメータを演算する第2の演算手段と、

上記同相成分及び直交成分から直流オフセットを除去する直流オフセット除去手段と、

上記直流オフセット除去手段によって得られた上記同相成分及び直交成分の振幅エラーを検出し、上記検出した振幅エラーに応じて第1と第2の勾配を生成する振幅エラー検出器とを有し、

上記第1の演算手段は、上記マルチポートジャンクションデバイスの出力と上記第1の勾配との積と、上記マルチポートジャンクションデバイスの出力と上記第2の勾配との積、及び上記第1と第2のパラメータに応じて上記同相成分と直交成分を生成するダイレクトコンバージョン受信機。

【請求項6】上記第1の演算手段は、上記マルチポートジャンクションデバイスの出力と上記第1の勾配とを乗算する乗算器と、上記マルチポートジャンクションデバイスの出力と上記第2の勾配とを乗算する乗算器とを有する請求項5記載のダイレクトコンバージョン受信機。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は、マルチポートジャンクションデバイスに基づくダイレクトコンバージョン受信機、特に受信シンボルのI/Qインバランスに対して、ディジタル校正及び補正を行うことができるダイレクトコンバージョン受信機に関するものである。

## 【0002】

【従来の技術】リニア変調方式（例えば、M-PSK、M-QAM）のディジタルラジオ受信機の主なタスクは、情報を伝搬する複素ベースバンドシンボルを再生することである。しかし、受信機におけるディジタル及びアナログ回路の特性によって、シンボルの実数部と虚数部がかならずしも互いに直交する（即ち、互いに90度の角度をなす）とは限らない。復調シンボルにおける実数部と虚数部の直交性の欠如は一般的にI/Qインバランスと呼ばれる。

【0003】復調シンボルの実数部と虚数部は、それぞれIチャネル（あるいは単にI）及びQチャネル（あるいは単にQ）シンボルとして知られている。従来、I/Qインバランスのディジタル校正及び補正は、直接Iシンボル及びQシンボルに対して行われる。一例として、次式に示すように入力I/Qベクトルに対する変換によって、位相回転及び利得調整の組合せでインバランスを校正できる。

## 【0004】

【数1】

$$\begin{bmatrix} I_c \\ Q_c \end{bmatrix} = \begin{bmatrix} 1+\sigma_1 & 0 \\ \sigma_2 & 1 \end{bmatrix} \begin{bmatrix} I_c - I_{dc} \\ Q_c - Q_{dc} \end{bmatrix}$$

【0005】式(1)において、 $I_{dc}$ と $Q_{dc}$ は、それぞれIシンボルとQシンボルの直流オフセットを示し、 $\sigma_1$ と $\sigma_2$ は、それぞれ次式によって与えられる。

【0006】

【数2】 $\sigma_1 = \cos(\theta) / (1 + \alpha) - 1$

$\sigma_2 = -\sin(\theta) / (1 + \alpha)$

【0007】ここで、 $\theta$ は位相インバランスであり、 $\alpha$ は振幅インバランスである。

【0008】

【発明が解決しようとする課題】ところで、上述した従来のI/Qインバランスに対する校正及び補正方法において、式(1)を用いてI/Qインバランスを校正及び補正するとき、Iシンボル及びQシンボルの位相インバランス $\theta$ 、振幅インバランス $\alpha$ 及び直流オフセットを知らなければならない。しかし、ほとんどの場合受信シンボルに応じて、IシンボルとQシンボルの位相インバランス $\theta$ 、振幅インバランス $\alpha$ 及び直流成分を求めることが困難であるため、従来の方法によってI/Qインバランスを校正及び補正することが困難であった。

【0009】本発明の目的は、受信信号のIシンボルとQシンボルの位相インバランス、振幅インバランス及び直流オフセットに関する情報がなくても、受信シンボルのI/Qインバランスを校正及び補正できるマルチポートジャンクションデバイスに基づくダイレクトコンバージョン受信機を提供し、即ちダイレクトコンバージョン受信機におけるI/Qインバランスのデジタル校正及び補正方法を提供することにある。

【0010】

【課題を解決するための手段】上記目的を達成するため、本発明の第1の観点のダイレクトコンバージョン受信機によれば、本発明はマルチポートジャンクションデバイスに基づき、受信シンボルのI/Qインバランスを校正及び補正するダイレクトコンバージョン受信機であって、上記マルチポートジャンクションデバイスの出力に応じて、同相成分と直交成分を演算する第1の演算手段と、上記同相成分と直交成分に応じて、所定のアルゴリズムを用いて第1のパラメータと第2のパラメータを演算する第2の演算手段と、を有し、上記第1の演算手段は、上記マルチポートジャンクションデバイスの第1の出力に上記第1のパラメータを乗じ、上記マルチポートジャンクションデバイスの第2の出力に上記第2のパラメータを乗じ、上記マルチポートジャンクションデバイスの出力及び上記第1と第2の乗算器の乗算結果に応じて、上記同相成分と直交成分を演算する。

【0011】また、本発明の第2の観点のダイレクトコ

ンバージョン受信機によれば、本発明は、マルチポートジャンクションデバイスに基づき、受信シンボルのI/Qインバランスを校正及び補正するダイレクトコンバージョン受信機であって、上記マルチポートジャンクションデバイスの出力に応じて、同相成分と直交成分を演算する第1の演算手段と、上記同相成分と直交成分に応じて、所定のアルゴリズムを用いて第1のパラメータと第2のパラメータを演算する第2の演算手段と、上記同相成分及び直交成分から直流オフセットを除去する直流オフセット除去手段と、上記直流オフセット除去手段によって得られた上記同相成分及び直交成分の振幅エラーを検出し、上記検出した振幅エラーに応じて第1と第2の勾配を生成する振幅エラー検出器とを有し、上記第1の演算手段は、上記マルチポートジャンクションデバイスの出力と上記第1の勾配との積と、上記マルチポートジャンクションデバイスの出力と上記第2の勾配との積、及び上記第1と第2のパラメータに応じて上記同相成分と直交成分を生成する。

【0012】また、本発明では、好適には、上記第2の演算手段は、上記第1のパラメータを生成する第1の部分回路と、上記第2のパラメータを生成する第2の部分回路とをさらに有し、上記第1の部分回路は、上記第1の演算手段から出力される上記同相成分の移動平均値を演算する平均値演算手段と、上記同相成分の移動平均値の符号に応じて、上記同相成分の移動平均値の絶対値と第1の係数との第1の積、または上記同相成分の移動平均値の絶対値と第2の係数との第2の積の何れかを選択するセレクタとを有し、上記第2の部分回路は、上記第1の演算手段から出力される上記直交成分の移動平均値を演算する平均値演算手段と、上記直交成分の移動平均値の符号に応じて、上記直交成分の移動平均値の絶対値と上記第1の係数との第1の積、または上記同相成分の移動平均値の絶対値と上記第2の係数との第2の積の何れかを選択するセレクタとを有する。

【0013】また、本発明では、好適には、上記マルチポートジャンクションデバイスは5ポートジャンクションデバイスであって、受信信号とローカル発振信号とを合成し、3つの信号を出力するパッシブ回路と、上記パッシブ回路の出力信号に対して電力検波し、3つの電力検波信号を上記第1の演算手段に出力する3つの電力検波器とを有する。

【0014】さらに、本発明では、好適には、上記電力検波器からの電力検波信号をフィルタリングする3つのローパスフィルタをさらに有する。

【0015】

【発明の実施の形態】以下、添付の図面を参照しながら、本発明の好適な実施形態について説明する。

#### 第1実施形態

図1は、マルチポートジャンクションデバイスに基づき、I/Qインバランスを校正及び補正する本発明に係

るダイレクトコンバージョン受信機の第1の実施形態を示す回路図である。

【0016】図1に示すように、本実施形態のダイレクトコンバージョン受信機は、マルチポートジャンクションデバイス10、ローカル発振器20、IQ演算器30及びパラメータ演算器40によって構成されている。

【0017】図示のように、マルチポートジャンクションデバイス10は、例えば、それぞれ受信信号RCとローカル発振信号LOを入力する2つの入力ポート、及び3つの電力検波出力信号を出力する3つの出力ポートを有する5ポートジャンクションデバイスである。以下、マルチポートジャンクションデバイス10は、単に5ポートジャンクションデバイスと表記する。

【0018】図1に示すように、5ポートジャンクションデバイス10は、パッシブ回路12及び3つの電力検波器13、14と15によって構成されている。入力される受信信号RC及びローカル発振信号LOはRF信号、即ち、ラジオ周波数バンド、例えば、中心周波数5.5GHzの周波数バンドの信号である。一方、出力される電力検波信号P<sub>1</sub>、P<sub>2</sub>及びP<sub>3</sub>は、ベースバンド信号である。

【0019】ローカル発振器20は、ローカル発振信号LOを生成し、5ポートジャンクションデバイス10に出力する。5ポートジャンクションデバイス10は、2つの入力信号、即ち、受信信号RCとローカル発振器20から供給されるローカル発振信号LOとを線形合成で合成し、例えば、3つの信号を出力する。電力検波器13、14と15は、パッシブ回路12からの出力信号のアナログ電力値を検波し、検波した電力値（電圧値）P<sub>1</sub>、P<sub>2</sub>とP<sub>3</sub>をIQ演算器30に出力する。

【0020】なお、好適には、電力検波器13、14と15の検波出力は、図1に示していない適宜な帯域幅を持つローパスフィルタを用いてフィルタリングしたのちIQ演算器30に出力した方が望ましい。

【0021】IQ演算器30は、5ポートジャンクションデバイス10からの出力信号P<sub>1</sub>、P<sub>2</sub>とP<sub>3</sub>に応じて、I成分とQ成分をそれぞれ演算する。ここで、例えば、信号P<sub>1</sub>、P<sub>2</sub>とP<sub>3</sub>は、図示しないアナログ/デジタル変換器(A/D)によってデジタルデータに変換される。即ち、IQ演算器30は、復調器として動作し、デジタル化された入力信号P<sub>1</sub>、P<sub>2</sub>とP<sub>3</sub>に対して復調処理を行い、同相のI成分と直交のQ成分をそれぞれ出力する。

【0022】図2は、IQ演算器30の一構成例を示す回路図である。図2(a)は、I成分を演算する部分回路30-1、そして図2(b)は、Q成分を演算する部分回路30-2をそれぞれ示している。

【0023】図2(a)に示すように、部分回路30-1は、乗算器301、302、…、305及び加算器306によって構成されている。乗算器301は、入力信

号P<sub>1</sub>に係数h<sub>11</sub>を乗じ、その結果を加算器306に出力し、乗算器302は、入力信号P<sub>2</sub>に係数h<sub>12</sub>を乗じ、乗算器303は、入力信号P<sub>3</sub>に係数h<sub>13</sub>を乗じる。乗算器304は、乗算器302の出力にパラメータαを乗じ、その結果を加算器306に出力し、乗算器305は、乗算器303の出力にパラメータβを乗じ、その結果を加算器306に出力する。加算器306は、乗算器301、304と305の出力信号及び係数h<sub>10</sub>を加算し、I成分を生成する。係数h<sub>10</sub>、h<sub>11</sub>、h<sub>12</sub>及びh<sub>13</sub>は予め決められ、そしてパラメータαとβは、のちに説明するパラメータ演算器40によって生成される。

【0024】同様に、図2(b)に示すように、部分回路30-2は、乗算器311、312、…、315及び加算器316によって構成されている。乗算器311は、入力信号P<sub>1</sub>に係数h<sub>21</sub>を乗じ、その結果を加算器316に出力し、乗算器312は、入力信号P<sub>2</sub>に係数h<sub>22</sub>を乗じ、乗算器313は、入力信号P<sub>3</sub>に係数h<sub>23</sub>を乗じる。乗算器314は、乗算器312の出力にパラメータαを乗じ、その結果を加算器316に出力し、乗算器315は、乗算器313の出力にパラメータβを乗じ、その結果を加算器316に出力する。加算器316は、乗算器311、314と315の出力信号及び係数h<sub>20</sub>を加算し、Q成分を生成する。係数h<sub>20</sub>、h<sub>21</sub>、h<sub>22</sub>及びh<sub>23</sub>は予め決められ、そしてパラメータαとβは、のちに説明するパラメータ演算器40によって生成される。

【0025】上述したように、IQ演算器30は、デジタル化された3つの電力検波器の出力信号P<sub>1</sub>、P<sub>2</sub>とP<sub>3</sub>に応じて、次式に示す方法で同相成分I及び直交成分Qの値を計算する。

【0026】

【数3】

$$I = h_{10} + h_{11}P_1 + \alpha h_{12}P_2 + \beta h_{13}P_3$$

$$Q = h_{20} + h_{21}P_1 + \alpha h_{22}P_2 + \beta h_{23}P_3$$

【0027】式(3)において、係数h<sub>10</sub>、h<sub>11</sub>、h<sub>12</sub>、h<sub>13</sub>、h<sub>20</sub>、h<sub>21</sub>、h<sub>22</sub>及びh<sub>23</sub>はマルチポートジャンクションデバイス10の特性、例えば、パッシブ回路12及び電力検波器13、14と15の特性に応じて予め決められている。

【0028】次に、パラメータ演算回路40の構成及び動作について、図3を参照しつつ説明する。なお、図3において、パラメータαを演算する部分回路40-1のみが示されている。パラメータβを演算する部分回路は、部分回路40-1とほぼ同じ構成を有する。

【0029】図3に示すように、パラメータ演算回路40の部分回路40-1は、移動平均演算器401、絶対値演算器402、符号抽出回路403、乗算器404、405及びスイッチ(セレクト)406によって構成されている。

【0030】移動平均演算器401は、所定の幅を持つ

窓関数を用いて、I/Q演算器30から入力されるI成分の移動平均値を演算し、平均値 $e_i$ を出力する。絶対値演算器402は、移動平均値 $e_i$ の絶対値 $x$ を演算し、乗算器404及び405に出力する。即ち、 $x = |e_i|$ である。

【0031】符号抽出回路403は、移動平均値 $e_i$ の符号を抽出し、その結果をスイッチ406に出力する。

【0032】乗算器404は、絶対値 $x$ と係数 $c_1$ とを乗算し、積 $xc_1$ をスイッチ406に出力する。乗算器405は、絶対値 $x$ と係数 $c_2$ とを乗算し、積 $xc_2$ を

スイッチ406に出力する。  
【0033】スイッチ406は、符号抽出回路403から出力された移動平均値 $e_i$ の符号に応じて、乗算器404または405の何れか1つから出力された積を選択する。具体的に、符号が0のとき、即ち、移動平均 $e_i \geq 0$ のとき、スイッチ406は乗算器404から出力された積 $xc_1$ を選択し、一方、符号が1のとき、即ち、移動平均 $e_i < 0$ のとき、スイッチ406は乗算器405から出力された積 $xc_2$ を選択する。スイッチ406は、選択された積をパラメータ $\alpha$ として出力する。

【0034】即ち、パラメータ演算回路40の部分回路40-1は、次のようにパラメータ $\alpha$ を計算する：

【0035】

【数4】

$$\alpha = \begin{cases} |e_i|c_1, & e_i \geq 0 \\ |e_i|c_2, & e_i < 0 \end{cases}$$

【0036】ここで、 $x$ はI成分の移動平均 $e_i$ の絶対値である。係数 $c_1$ と $c_2$ は次のルールに従って予め定められている。即ち、 $c_1$ と $c_2$ は次のように決められている：

1. 係数 $c_1$ は1より小さい、
2. 係数 $c_2$ の値は係数 $c_1$ より、およそ2桁大きい。

【0037】ルール1は、制御ループの安定性のために適用され、ルール2は収束領域において移動平均値が同じ符号を持つことを保証するために適用される。係数 $c_1$ と $c_2$ の値について1つの好適な例は、例えば、 $c_1 = 0.1$ 、 $c_2 = 9.5$ である。

【0038】同様に、パラメータ演算回路40は、次に示す式に応じて、パラメータ $\beta$ を計算する。

【0039】

【数5】

$$\beta = \begin{cases} |e_q|c_1, & e_q \geq 0 \\ |e_q|c_2, & e_q < 0 \end{cases}$$

【0040】ここで、 $e_q$ はI/Q演算器30から出力されるQ成分の移動平均値であり、そして係数 $c_1$ と $c_2$ は式(4)に示す係数と同様である。

【0041】図4は、本実施形態のアルゴリズムを用い

てI/Qインバランスを補正せず、電力検波器の出力にミスマッチが存在する16-QAMの復調シンボルの一例を示している。図示のように、ダイレクトコンバージョン受信機の電力検波器のミスマッチのため、出力された復調シンボルにI/Qインバランスが存在する。

【0042】図5は、本実施形態が提案したアルゴリズムを用いてI/Qインバランス補正をしたあとの16-QAM復調シンボルの一例を示している。図示のように、本実施形態のダイレクトコンバージョン受信機について提案したI/Qインバランス補正アルゴリズムを適用することによって、出力されるIシンボルとQシンボルが補正されるため、復調シンボルのI/Qインバランスが低減される。

【0043】上述したように、本実施形態のダイレクトコンバージョン受信機において、マルチポートジャンクションデバイスの電力検波器の出力に対してアダプティブなアルゴリズムを用いて、任意のI/Qインバランスが校正され、補正される。即ち、本実施形態のダイレクトコンバージョン受信機によれば、従来の方法のようにI成分とQ成分を直接変更することをせず、I/Qインバランスを間接に補正する方法が提供される。本実施形態のダイレクトコンバージョン受信機において、提案されたアルゴリズムは、校正したI成分とQ成分の平均を単にコスト関数として用いている。図1に示すように、最適化は基本的に受信信号の位相シフトの合計に対応する電力検波器の出力と基準信号（ローカル発振信号）との掛け算を含む。

【0044】第2実施形態

図6は本発明に係るダイレクトコンバージョン受信機の第2の実施形態を示すブロック図である。図示のように、本実施形態のダイレクトコンバージョン受信機は、マルチポートジャンクションデバイス10、ローカル発振器20、I/Q演算器30A、パラメータ演算器40、直流オフセット除去回路100、振幅エラー検出器110及び更新回路120によって構成されている。

【0045】マルチポートジャンクションデバイス10及びパラメータ演算器40は、図1に示す第1の実施形態のものとはほぼ同様な構成を有する。

【0046】I/Q演算器30Aは、電力検波信号 $P_1$ 、 $P_2$ と $P_3$ 、パラメータ $\alpha$ と $\beta$ 、及び勾配 $\gamma$ と $\delta$ に応じて同相成分I及び直交成分Qを演算する。

【0047】パラメータ演算器40は、I/Q演算器30Aから出力されるI成分及びQ成分に応じて、パラメータ $\alpha$ と $\beta$ を演算する。

【0048】直流オフセット除去回路100は、マルチポートジャンクションデバイス10の固有値の変動を補正することで、I/Q演算器30Aから出力される復調されたI成分とQ成分の直流オフセットを除去し、補正したあとの同相成分 $I_0$ と直交成分 $Q_0$ を出力する。直流成分除去回路100における直流成分の補正は、次のア

ルゴリズムに従って行われる。

【0049】直流成分を除去するデジタル補正は、次式に示すように、 $x_i$  サンプルと  $y_i$  サンプルに対応する  $k$  番目の観察窓で計算される  $I$  成分及び  $Q$  成分のサンプル平均（ここで、それぞれ  $m_x(k)$  と  $m_y(k)$  によって表記される）を減算することで実現される。

【0050】

【数6】

$$m_x(k) = \frac{1}{N} \sum_{i=(k-1)N+1}^{kN} x_i$$

$$m_y(k) = \frac{1}{N} \sum_{i=(k-1)N+1}^{kN} y_i$$

【0051】ここで、 $x_i$  は  $I$  シンボルの  $i$  番目のサンプルであり、 $y_i$  は  $Q$  シンボルの  $i$  番目のサンプルである。

【0052】サンプル平均は、窓毎に更新され、次の観測窓においてサンプル毎にサンプルから減算される。即ち、 $kN < i < (k+1)N+1$  に対して、 $(k+1)$  番目の観察窓における  $i$  番目のサンプリング時点において、 $x'_i$  と  $y'_i$  をそれぞれ直流オフセット補正後の  $I$  成分と  $Q$  成分のサンプルとする。アルゴリズムは、次のように直流成分を除去する：

【0053】

【数7】  $x'_i = x_i - m_x(k)$

$y'_i = y_i - m_y(k)$

【0054】振幅エラー検出器110は、 $i$  番目の同相チャネル及び直交チャネルのサンプル値及び  $N$  サンプルの観察窓に基づき、振幅エラー  $\epsilon$  を計算し、更新回路120に出力する。

【0055】更新回路120は、振幅エラー検出器110からの振幅エラー  $\epsilon$  に応じて、勾配  $\gamma$  及び  $\delta$  を更新し、 $IQ$  演算器30Aに出力する。

【0056】振幅エラー検出器110及び更新回路120における振幅エラーの検出は、次のアルゴリズムに従って行われる。

【0057】次に示す振幅エラーを最小化するアダプティブな方法が提案されている：

【0058】

【数8】

$$\epsilon = \frac{1}{N} \sum_{i=1}^N (|x_i| + |y_i|) - 1$$

【0059】本実施形態において、 $N$  サンプルの観察窓が用いられている。

【0060】勾配  $\gamma$  と  $\delta$  の値は、振幅エラー  $\epsilon$  の符号の関数に基づき、式(8)に従って計算される。

【0061】等確率変調（即ち、各信号ポイントがチャネルにおいて等しい確率で伝搬される）における信号配置図において、次の式はよい更新ルールとして知られている。

【0062】

【数9】

$$\gamma = \delta = \begin{cases} 0.990, & \epsilon \geq 0, \\ 1.005, & \epsilon < 0 \end{cases}$$

【0063】代わりに、勾配  $\gamma$  と  $\delta$  は、振幅エラー  $\epsilon$  から直接計算することもできる。即ち、 $\gamma = f(\epsilon)$ 、 $\delta = g(\epsilon)$ 、 $0 < f(\epsilon)$ 、 $0 < g(\epsilon)$  である。

【0064】次に、図7を参照しながら、 $IQ$  演算器30Aの構成及び動作について説明する。

【0065】図7は、 $IQ$  演算器30Aの一例を示す回路図である。図7(a)に示すように、部分回路30A-1は乗算器301、302、…、305、307、…、309及び加算器306によって構成されている。乗算器301は、入力信号  $P_1$  に係数  $h_{11}$  を乗じ、乗算器302は、入力信号  $P_2$  に係数  $h_{12}$  を乗じ、乗算器303は、入力信号  $P_3$  に係数  $h_{13}$  を乗じる。乗算器307、308及び309は、それぞれ乗算器301、302及び303の出力信号に勾配  $\gamma$  を乗算する。乗算器304は、乗算器308の出力信号にパラメータ  $\alpha$  を乗じ、その結果を加算器306に出力し、乗算器305は、乗算器309の出力信号にパラメータ  $\beta$  を乗じ、その結果を加算器306に出力する。加算器は乗算器307、304と305の出力信号、そして係数  $h_{10}$  を加算し、 $I$  成分を生成する。係数  $h_{10}$ 、 $h_{11}$ 、 $h_{12}$  及び  $h_{13}$  は予め決められ、パラメータ  $\alpha$  と  $\beta$  はパラメータ演算器40によって生成され、勾配  $\gamma$  は更新回路120によって出力される。

【0066】図7(b)に示すように、部分回路30A-2は乗算器311、312、…、315、317、…、319及び加算器316によって構成されている。乗算器311は、入力信号  $P_1$  に係数  $h_{21}$  を乗じ、乗算器312は、入力信号  $P_2$  に係数  $h_{22}$  を乗じ、乗算器313は、入力信号  $P_3$  に係数  $h_{23}$  を乗じる。乗算器317、318及び319は、それぞれ乗算器311、312及び313の出力信号に勾配  $\delta$  を乗算する。乗算器314は、乗算器318の出力信号にパラメータ  $\alpha$  を乗じ、その結果を加算器316に出力し、乗算器315は、乗算器319の出力信号にパラメータ  $\beta$  を乗じ、その結果を加算器316に出力する。加算器は乗算器317、314と315の出力信号、そして係数  $h_{20}$  を加算し、 $Q$  成分を生成する。係数  $h_{20}$ 、 $h_{21}$ 、 $h_{22}$  及び  $h_{23}$  は予め決められ、パラメータ  $\alpha$  と  $\beta$  はパラメータ演算器40によって生成され、勾配  $\delta$  は更新回路120によって出力される。

【0067】上述したように、 $IQ$  演算器30Aは、デジタル化された3つの電力検波器の出力信号  $P_1$ 、 $P_2$  と  $P_3$  に応じて、次式に示す方法で同相成分  $I$  及び直交成分  $Q$  の値を計算する。

50 【0068】

## 【数10】

$$I = h_{10} + \gamma h_{11} P_1 + \alpha \gamma h_{12} P_2 + \beta \gamma h_{13} P_3$$

$$Q = h_{20} + \delta h_{21} P_1 + \alpha \delta h_{22} P_2 + \beta \delta h_{23} P_3$$

【0069】式(10)において、係数 $h_{10}$ 、 $h_{11}$ 、 $h_{12}$ 、 $h_{13}$ 、 $h_{20}$ 、 $h_{21}$ 、 $h_{22}$ 及び $h_{23}$ はマルチポートジャンクションデバイス10の特性、例えば、パッシブ回路12及び電力検波器13、14と15の特性に応じて予め決められている。パラメータ $\alpha$ と $\beta$ は、パラメータ演算器40によって生成され、勾配 $\gamma$ と $\delta$ は、更新回路120から出力される。

【0070】本実施形態のダイレクトコンバージョン受信機によれば、復調されたI成分及びQ成分におけるI/Qインバランス及び直流オフセットの両方を補正する方法が提供される。I/Qインバランスの補正は、I/Q演算器40から出力されるI成分とQ成分に応じて、パラメータ演算器40によって生成されるパラメータ $\alpha$ 及び $\beta$ を用いて実現され、一方、I成分及びQ成分の直流オフセットの補正は、振幅エラー検出器110によって計算された振幅エラーに応じて生成された勾配 $\gamma$ 及び $\delta$ を用いて実現される。式(10)に従った計算によって、I成分及びQ成分のI/Qインバランス及び直流オフセットの補正が同時に実現できる。

【0071】本発明は、例示のために選択された特定の実施形態を参照しながら説明されたが、本発明の基本概念の範疇を逸脱しない幾つかの変形例を当業者によって創出できることは明らかである。

## 【0072】

【発明の効果】以上説明したように、本発明によれば、マルチポートジャンクションデバイスの電力検波出力信号に応じて、復調された同相シンボルと直交シンボルのI/Qインバランスを校正及び補正できるダイレクトコ

ンバージョン受信機が提供される。また、本発明によれば、復調された同相シンボル及び直交シンボルの直流オフセットの補正は、直流オフセット補正された出力信号の同相シンボル及び直交シンボルの振幅エラーから得られた勾配に応じて、I/Qインバランスの校正及び補正と同じ処理によって実現できる。

## 【図面の簡単な説明】

【図1】図1は、本発明に係るダイレクトコンバージョン受信機の第1の実施形態を示すブロック図である。

10 【図2】図2は、I/Q演算器の一構成例を示す回路図である。

【図3】図3は、パラメータ演算器の部分回路を示す回路図である。

【図4】図4は、電力検波器の出力にミスマッチが存在するI/Qインバランス補正が行われていない復調後の16-QAMの一例を示す図である。

【図5】図5は、電力検波器の出力にミスマッチが存在するI/Qインバランス補正のアルゴリズムが適用された復調後の16-QAMの一例を示す図である。

20 【図6】図6は、本発明に係るダイレクトコンバージョン受信機の第2の実施形態を示すブロック図である。

## 【図7】

## 【符号の説明】

10…マルチポートジャンクションデバイス、

20…ローカル発振器、

30、30A…I/Q演算器、


40…パラメータ演算器、

100…直流オフセット除去回路、


110…振幅エラー検出器、

30 120…更新回路。


【図1】




【図2】



【図4】




【図3】







【図5】



【図6】



【図7】



## 【外国語明細書】

[NAME OF DOCUMENT]

[TITLE OF THE INVENTION] DIRECT-CONVERSION RECEIVER

[CLAIMS]

[Claim 1]

A direct-conversion receiver based on a multi-port junction device for compensating I/Q imbalances of received symbols, comprising:

a first calculating means for calculating an in-phase component and a quadrature component in accordance with the outputs of the multi-port junction device, and

a second calculating means for calculating a first parameter and a second parameter according to the in-phase component and the quadrature component using a predetermined algorithm,

said first calculating means includes a multiplier for multiplying a first output of the multi-port junction device by the first parameter and multiplying a second output of the multi-port junction device by the second parameter, and calculates the in-phase component and the quadrature component in accordance with the outputs of the multi-port junction device and the products of the first and the second multipliers.

[Claim 2]

A direct-conversion receiver as set forth in claim 1, wherein the second calculating means further comprises a first partial circuit for generating the first parameter and a second partial circuit for generating the second parameter,

said first partial circuit includes an average calculating means for calculating a running average of the in-phase component output from the first calculating means, and a selector for selecting a first product of an absolute value of the running average of the in-phase component multiplied by a first coefficient or a second product of the absolute value of

the running average of the in-phase component multiplied by a second coefficient in accordance with the sign of the running average of the in-phase component, and

said second partial circuit includes an average calculating means for calculating a running average of the quadrature component output from the first calculating means, and a selector for selecting a first product of an absolute value of the running average of the quadrature component multiplied by the first coefficient or a second product of the absolute value of the running average of the quadrature component multiplied by the second coefficient in accordance with the sign of the running average of the quadrature component.

[Claim 3]

A direct-conversion receiver as set forth in claim 1, wherein the multi-port junction device is a five-port junction device comprises:

a passive circuit for combining a received signal and a local oscillating signal and outputting three signals,

three power detectors for power detecting the output signals of the passive circuit and outputting three power detected signals to the first calculating means.

[Claim 4]

A direct-conversion receiver as set forth in claim 3, further comprising three low-pass filters for filtering the power detected signals from the power detectors.

[Claim 5]

A direct-conversion receiver based on a multi-port junction device for compensating I/Q imbalances and DC offsets of received symbols, comprising:

a first calculating means for calculating an in-phase component and a quadrature component in accordance with the outputs of the multi-port junction

tion device,

a second calculating means for calculating a first parameter and a second parameter according to the in-phase component and the quadrature component using a predetermined algorithm,

a DC offset removing means for removing the DC offsets from the in-phase component and the quadrature component,

an amplitude error detector for detecting the amplitude errors of the in-phase component and the quadrature component obtained from the DC offset removing means and generating a first and a second gradient in accordance with the detected amplitude errors,

said first calculating means generates the in-phase component and the quadrature component in accordance with products of the outputs of the multi-port junction device with the first gradient and the products of the outputs of the multi-port junction device with the second gradient, and the first and second parameters.

[Claim 6]

A direct-conversion receiver as set forth in claim 5, wherein said first calculating means includes multipliers for multiplying the outputs of the multi-port junction device by the first gradient, and multipliers for multiplying the outputs of the multi-port junction device by the second gradient.

[DETAILED DESCRIPTION OF THE INVENTION]

[0001]

[Technical Field of the Invention]

The present invention relates to a direct-conversion receiver based on a multi-port junction device, particularly relates to a direct-conversion receiver capable of carrying out digital calibration and compensation of I/Q imbalance of received symbols, and a method of the same.

[0002]

[Prior Art]

The main task of a digital radio receiver for linear modulation formats (for example, M-PSK, M-QAM), is to recover the complex baseband symbols that carry the information. Due to digital implementation and analog circuit characteristics in the receiver, however, the real parts and the imaginary parts of the symbols may not be in quadrature (that is, at an angle equal to 90 degrees) with respect to each other. The lack of orthogonality between the real and the imaginary parts of the demodulated symbols is commonly referred to as I/Q imbalance.

[0003]

The real parts and the imaginary parts of a demodulated symbol are known as I-channel (or simply I) and Q-channel (or simply Q) symbols, respectively. Conventionally digital calibration and compensation methods for I/Q imbalance operate directly on the I and Q symbols. As an example, the imbalances can be corrected by a combination of phase rotation and gain adjustment, as given by the transformation on the input I/Q vector shown in the following equation.

[0004]

[Equation 1]

$$\begin{bmatrix} I_r \\ Q_r \end{bmatrix} = \begin{bmatrix} 1+\sigma_1 & 0 \\ \sigma_2 & 1 \end{bmatrix} \begin{bmatrix} I_i - I_{dc} \\ Q_i - Q_{dc} \end{bmatrix}$$

[0005]

In Equation 1,  $I_{dc}$  and  $Q_{dc}$  are DC offsets of the I and Q symbols, respectively, and  $\sigma_1$  and  $\sigma_2$  can be given as following.

[0006]

[Equation 2]

$$\sigma_1 = \cos(\theta)/(1+\alpha)-1$$

$$\sigma_2 = -\sin(\theta)/(1+\alpha)$$

[0007]

where  $\theta$  is the phase imbalance and  $\alpha$  is the amplitude imbalance.

[0008]

[Problem to be Solved by the Invention]

However, in the conventional method of calibration and compensation of the I/Q imbalances, it is necessary to know the phase imbalance  $\theta$  and the amplitude imbalance  $\alpha$  and the DC offsets of the I and Q symbols for calibration and compensation of the I/Q imbalance when utilizing Equation 1. But in most cases it is difficult to find the phase imbalance  $\theta$  and the amplitude imbalance  $\alpha$  as well as the DC offsets of the I and Q symbols according to the received signals so it was difficult to calibrate and compensate the I/Q imbalances according to the conventional method.

[0009]

An object of the present invention is to provide a direct-conversion receiver based on a multi-port junction device which is able to calibrate and compensate the I/Q imbalances of received symbols without the knowledge of the phase imbalance and amplitude imbalance as well as the DC offsets of the I and Q symbols of the received signals, therefore to provide a method of digital calibration and compensation of I/Q imbalances in a direct-conversion receiver.

[0010]

[Means for Solving to Problem]

To achieve the above object, according to a first aspect of the present invention, there is provided a direct-conversion receiver based on a multi-port junction device for calibrating and compensating the I/Q imbalances of received symbols, which comprises a first calculating means for c

calculating an in-phase component and a quadrature component in accordance with the outputs of the multi-port junction device, and a second calculating means for calculating a first parameter and a second parameter according to the in-phase component and the quadrature component using a predetermined algorithm,

wherein the first calculating means includes a multiplier for multiplying a first output of the multi-port junction device by the first parameter and multiplying a second output of the multi-port junction device by the second parameter, and calculates the in-phase component and the quadrature component in accordance with the outputs of the multi-port junction device and the products of the first and the second multipliers.

[0011]

Further, according to a second aspect of the present invention, there is provided a direct-conversion receiver based on a multi-port junction device for calibrating and compensating the I/Q imbalances of received symbols, which comprises a first calculating means for calculating an in-phase component and a quadrature component in accordance with the outputs of the multi-port junction device, a second calculating means for calculating a first parameter and a second parameter according to the in-phase component and the quadrature component using a predetermined algorithm, a DC offset removing means for removing the DC offsets from the in-phase component and the quadrature component,

an amplitude error detector for detecting the amplitude errors of the in-phase component and the quadrature component obtained from the DC offset removing means and generating a first and a second gradient in accordance with the detected amplitude errors, wherein the first calculating means generates the in-phase component and the quadrature component in accordance with products of the outputs of the multi-port junction device with the first gradient and the products of the outputs of the multi-po



rt junction device with the second gradient, and the first and second parameters.

[0012]

According to the present invention, preferably, the second calculating means further comprises a first partial circuit for generating the first parameter and a second partial circuit for generating the second parameter, wherein the first partial circuit includes an average calculating means for calculating a running average of the in-phase component output from the first calculating means, and a selector for selecting a first product of an absolute value of the running average of the in-phase component multiplied by a first coefficient or a second product of the absolute value of the running average of the in-phase component multiplied by a second coefficient in accordance with the sign of the running average of the in-phase component, and the second partial circuit includes an average calculating means for calculating a running average of the quadrature component output from the first calculating means, and a selector for selecting a first product of an absolute value of the running average of the quadrature component multiplied by the first coefficient or a second product of the absolute value of the running average of the quadrature component multiplied by the second coefficient in accordance with the sign of the running average of the quadrature component.

[0013]

According to the present invention, preferably, the multi-port junction device is a five-port junction device comprises a passive circuit for combining a received signal and a local oscillating signal and outputting three signals, three power detectors for power detecting the output signals of the passive circuit and outputting three power detected signals to the first calculating means.

[0014]

According to the present invention, preferably, the direct-conversion receiver further comprises three low-pass filters for filtering the power detected signals from the power detectors.

[0015]

[Embodiments of the Invention]

Below, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

First Embodiment

Figure 1 is a block diagram showing a direct-conversion receiver based on a multi-port junction device for calibration and compensation of I/Q imbalances according to a first embodiment of the present invention.

[0016]

As shown in Fig.1, the direct-conversion receiver of the present embodiment is constituted by a multi-port junction device 10, a local oscillator 20, an IQ calculator 30, and a parameter calculator 40.

[0017]

As illustrated, the multi-port junction device 10 is, for example, a five port junction device having two input ports for inputting a received signal RC and a local oscillating signal LO, respectively, and three output ports for outputting three output signals of power detection. Below, the multi-port junction device 10 is simply referred to as a 5-port junction device.

[0018]

The 5-port junction device 10 comprised, as shown in Fig.1, a passive circuitry 12 and three power detectors 13, 14 and 15. The input received signal RC and the local oscillating signal LO are RF signals, that is, signals in radio frequency band, for example, a frequency band having a central frequency of 5.5 GHz. While the output detected signals of the power detectors  $P_1$ ,  $P_2$  and  $P_3$  are baseband signals.

[0019]

The local oscillator 20 generates a local oscillating signal L0 and outputs the same to the 5-port junction device.

The 5-port junction device 10 combines the two input signals, that is, the received signal RC and the local oscillating signal L0 supplied from the local oscillator 20 in linear combinations and outputs for example, three signals. The power detectors 13, 14 and 15 detect the analog power values of the output signals from the passive circuitry 12 and output the detected power values (in voltages)  $P_1$ ,  $P_2$  and  $P_3$  to the IQ calculator 30.

[0020]

Note that, preferably, the detected outputs of the power detectors 13, 14 and 15 are output to the IQ calculator 30 after low-pass filtering by low pass filters of appropriate bandwidth which is not illustrated in Fig. 1.

[0021]

The IQ calculator 30 calculates I components and Q components in accordance with the output signals  $P_1$ ,  $P_2$  and  $P_3$  from the 5-port junction device 10. Here, for example, the signals  $P_1$ ,  $P_2$  and  $P_3$  are converted to digital data through analog-to-digital (A/D) converters not illustrated. That is, the IQ calculator 30 operates as a demodulator which performing demodulation for the digitalized input signals  $P_1$ ,  $P_2$  and  $P_3$  and outputs the in-phase I components and quadrature Q components.

[0022]

Figure 2 is a schematic diagram showing an example of a configuration of the IQ calculator 30.

Fig.2(a) shows a partial circuit 30-1 for calculating the I component, and Fig.2(b) shows a partial circuit 30-2 for calculating the Q component, respectively.

[0023]

As illustrated in Fig.2(a), the partial circuit 30-1 comprises multipliers 301, 302, ..., 305, and an adder 306. The multiplier 301 multiplies the input signal  $P_1$  by a coefficient  $h_{11}$  and outputs the result to the adder 306, the multiplier 302 multiplies the input signal  $P_2$  by a coefficient  $h_{12}$ , and the multiplier 303 multiplies the input signal  $P_3$  by a coefficient  $h_{13}$ . The multiplier 304 multiplies the output signal of the multiplier 302 by a parameter  $\alpha$  and outputs the result to the adder 306, while the multiplier 305 multiplies the output signal of the multiplier 303 by a parameter  $\beta$  and outputs the result to the adder 306. The adder adds the output signals of the multipliers 301, 304 and 305, as well as a coefficient  $h_{10}$  to generate the I components.

The coefficients  $h_{10}$ ,  $h_{11}$ ,  $h_{12}$  and  $h_{13}$  are predetermined, while the parameters  $\alpha$  and  $\beta$  are generated by the parameter calculator 40, which will be described later.

[0024]

Similarly, as illustrated in Fig.2(b), the partial circuit 30-2 comprises multipliers 311, 312, ..., 315, and an adder 316. The multiplier 311 multiplies the input signal  $P_1$  by a coefficient  $h_{21}$  and outputs the result to the adder 316, the multiplier 312 multiplies the input signal  $P_2$  by a coefficient  $h_{22}$ , and the multiplier 313 multiplies the input signal  $P_3$  by a coefficient  $h_{23}$ . The multiplier 314 multiplies the output signal of the multiplier 312 by a parameter  $\alpha$  and outputs the result to the adder 316, while the multiplier 315 multiplies the output signal of the multiplier 313 by a parameter  $\beta$  and outputs the result to the adder 316. The adder adds the output signals of the multipliers 311, 314 and 315, as well as a coefficient  $h_{20}$  to generate the Q components.

The coefficients  $h_{20}$ ,  $h_{21}$ ,  $h_{22}$  and  $h_{23}$  are predetermined, while the parameters  $\alpha$  and  $\beta$  are generated by the parameter calculator 40.

[0025]

As described above, the IQ calculator 30 computes the in-phase I and quadrature Q values in accordance with three digitized output signals  $P_1$ ,  $P_2$ , and  $P_3$  of the power detectors by means of the following set of equations:

[0026]

[Equation 3]

$$I = h_{10} + h_{11}P_1 + \alpha h_{12}P_2 + \beta h_{13}P_3$$

$$Q = h_{20} + h_{21}P_1 + \alpha h_{22}P_2 + \beta h_{23}P_3$$

[0027]

In Equation 3, the coefficients  $h_{10}$ ,  $h_{11}$ ,  $h_{12}$ ,  $h_{13}$ ,  $h_{20}$ ,  $h_{21}$ ,  $h_{22}$  and  $h_{23}$  are predetermined according to the characteristics of the multi-port junction device 10, for example, the characteristics of the passive circuitry 12 and the power detectors 13, 14 and 15.

[0028]

Next, an explanation of the constitution and operation of the parameter calculator 40 will be given with reference to Figure 3. Note that in Figure 3, only the partial circuit 40-1 for computing the parameter  $\alpha$  is illustrated. The partial circuit for computing the parameter  $\beta$  has mostly the same configuration as that of the partial circuit 40-1.

[0029]

As illustrated in Fig. 3, the partial circuit 40-1 of the parameter calculator 40 comprises a running average calculator 401, an absolute value calculator 402, a sign abstraction circuit 403, multipliers 404, 405 and a switch (selector) 406.

[0030]

The running average calculator 401 calculates running average of the input I components from the IQ calculator 30 by utilizing a window of a predetermined width and outputs an average  $e_i$  accordingly.

The absolute value calculator 402 calculates the absolute value  $x$  of the running average  $e_1$  and output the same to the multipliers 404 and 405, that is  $x = |e_1|$ .

[0031]

The sign abstraction circuit 403 abstracts the sign of the running average  $e_1$  and outputs the result to the switch 406.

[0032]

The multiplier 404 multiplies the absolute value  $x$  by a coefficient  $c_1$  and output the product  $xc_1$  to the switch 406.

The multiplier 405 multiplies the absolute value  $x$  by a coefficient  $c_2$  and output the product  $xc_2$  to the switch 406.

[0033]

The switch 406 selects one of the products output from the multiplier 404 or 405 according to the sign of the running average  $e_1$  output from the sign abstraction circuit 403. Concretely, when the sign is 0, that is, the running average  $e_1 \geq 0$ , the switch 406 selects the output product  $xc_1$  from the multiplier 404, while when the sign is 1, that is, the running average  $e_1 < 0$ , the switch 406 selects the output product  $xc_2$  from the multiplier 405. The switch 406 output the selected product as the parameter  $\alpha$ .

[0034]

That is, the partial circuit 40-1 of the parameter calculator 40 computes the parameter  $\alpha$  as follows:

[0035]

[Equation 4]

$$\alpha = \begin{cases} |e_1|c_1, & e_1 \geq 0 \\ |e_1|c_2, & e_1 < 0 \end{cases}$$

[0036]

where  $x$  is the absolute value of the running average  $e_1$  of the I components. The coefficients  $c_1$  and  $c_2$  are predetermined according to following rules. That is,  $c_1$  and  $c_2$  are determined such that:

1. the coefficient  $c_1$  is smaller than 1, and
2. the coefficient  $c_2$  is roughly two order larger than the coefficient  $c_1$  in magnitude.

[0037]

The rule 1 is applied for stability of the control loop, while the rule 2 is applied to ensure that the running average has the same sign in the convergence region. One of the examples of the preferable values of the coefficients  $c_1$  and  $c_2$  is that  $c_1=0.1$  and  $c_2=9.5$ .

[0038]

Similarly, the parameter calculator 40 computes the parameter  $\beta$  according to the following equation:

[0039]

[Equation 5]

$$\beta = \begin{cases} |e_q|c_1, & e_q \geq 0 \\ |e_q|c_2, & e_q < 0 \end{cases}$$

[0040]

where  $e_q$  is a running average of the Q components output from the IQ calculator 30 and the coefficients  $c_1$  and  $c_2$  are the same as those in Equation 4.

[0041]

Figure 4 shows an example of demodulated 16-QAM symbols with mismatch  $i$

n power detector outputs without IQ imbalance compensation using the algorithm of the present embodiment. As illustrated, due to the mismatch of the power detectors of the direct-conversion receiver, the IQ imbalances exist in the output demodulated symbols.

[0042]

Figure 5 shows an example of demodulated 16-QAM symbols after IQ imbalance compensation using the proposed algorithm of the present embodiment. As illustrated, by applying the compensation algorithm of the IQ imbalances proposed in the direct-conversion receiver according to the present embodiment, the outputs of the I and Q symbols are compensated so that the IQ imbalances in the demodulated symbols are reduced.

[0043]

As described above, in the direct-conversion receiver of the present embodiment, any IQ imbalance is calibrated and compensated by use of an adaptive algorithm, operating on the power detectors outputs of a multi-port junction device. Therefore, according to the direct-conversion receiver of the present embodiment, there is provided an indirect method for IQ imbalance compensation in the sense that it not modify directly the I and Q components, as in the case of conventional methods. The proposed algorithm of the direct-conversion receiver of the present embodiment uses as a cost function simply the average of the calibrated I and Q components. The adaptation basically consists of multiplying the outputs of the power detectors that correspond to the phase-shifted sums of the received signal and the reference signal (local oscillating signal), as illustrated in Fig.1.

[0044]

#### Second Embodiment

Figure 6 is block diagram of a second embodiment of the direct-conversion receiver according to the present invention.



As illustrated, the direct-conversion receiver of the present embodiment is constituted by a multi-port junction device 10, a local oscillator 20, an IQ calculator 30A, a parameter calculator 40, a DC offset removing circuit 100, an amplitude error detector 110 and an update circuit 120.

[0045]

The multi-port junction device 10 and the parameter calculator 40 are mostly the same in configurations as those of the first embodiment shown in Fig.1.

[0046]

The IQ calculator 30A calculating the in-phase component I and the quadrature component Q in accordance with the power detected signals  $P_1$ ,  $P_2$  and  $P_3$ , the parameters  $\alpha$ ,  $\beta$ , and gradients  $\gamma$  and  $\delta$ .

[0047]

The parameter calculator 40 calculating the parameters  $\alpha$  and  $\beta$  in accordance with the I components and the Q components output from the IQ calculator 30A.

[0048]

The DC offset removing circuit 100 compensates for variations in the specific values of the multiport junction device 10 to remove DC offsets of the demodulated I components and Q components output from the IQ calculator 30A and outputs the compensated in-phase components  $I_0$  and quadrature components  $Q_0$ .

The DC offset compensation of the DC offset removing circuit 100 is carried out according to the following algorithm.

[0049]

Digital compensation to remove DC offsets is achieved by subtracting from the I components and the Q components sample means computed in the kth observation window, denoted as  $m_x(k)$  and  $m_y(k)$ , from the corresponding  $x_i$  and  $y_i$  samples, respectively, according to the following equations:

[0050]

[Equation 6]

$$m_x(k) = \frac{1}{N} \sum_{i=(k-1)N+1}^{kN} x_i,$$

$$m_y(k) = \frac{1}{N} \sum_{i=(k-1)N+1}^{kN} y_i.$$

[0051]

where  $x_i$  is  $i$ -th sample of the I symbol and  $y_i$  is  $i$ -th sample of the Q symbol.

[0052]

The sample means are updated on a windowbywindow basis and subtracted from the samples on a samplebysample basis in the next observation window.

That is, for  $kN < i < (k+1)N + 1$ , in the  $i$ th sampling instant of the  $(k+1)$ th observation window, let  $x'_i$  and  $y'_i$  denote the samples of the I and Q components, respectively, after DC offset compensation. The algorithm removes the DC component as follow:

[0053]

[Equation 7]

$$x'_i = x_i - m_x(k),$$

$$y'_i = y_i - m_y(k)$$

[0054]

The amplitude error detector circuit 110 computes an amplitude error  $\varepsilon$  based on the  $i$ th inphase and quadrature channel samples and an observation window of  $N$  samples and outputs the same to the update circuit 120.

[0055]

The update circuit 120 updates the gradients  $\gamma$  and  $\delta$  in accordance with the amplitude error  $\varepsilon$  from the amplitude error detector 110 and outputs the same to the IQ calculator 30A.

[0056]

The amplitude error detection of the amplitude error detector 110 and the update circuit 120 is carried out according to the following algorithm.

[0057]

An adaptive method is proposed that minimizes the following amplitude error

[0058]

[Equation 8]

$$\varepsilon = \frac{1}{N} \sum_{i=1}^N (|x_i| + |y_i|) - 1.$$

[0059]

with an observation window of N samples in this embodiment.

[0060]

The values of the gradients  $\gamma$  and  $\delta$  are based on a function of the sign of the magnitude error  $\varepsilon$  which is computed according to Equation 8.

[0061]

For equiprobable modulation signal constellations (i.e., in which each signal point is transmitted over the channel with equal probability), the following was found to be a good update rule:

[0062]

[Equation 9]

$$\gamma - \delta = \begin{cases} 0.990, & \varepsilon \geq 0, \\ 1.005, & \varepsilon < 0 \end{cases}$$

[0063]

Alternatively, the gradients  $\gamma$  and  $\delta$  can be computed directly from the amplitude error  $\varepsilon$ , that is,  $\gamma = f(\varepsilon)$  and  $\delta = g(\varepsilon)$ ,  $0 < f(\varepsilon)$ ,  $0 < g(\varepsilon)$ .

[0064]

Next, an explanation of the configuration and operation of the IQ calculator 30A will be given with reference to Figure 7.

[0065]

Figure 7 is schematic diagram showing an example of the IQ calculator 30A.

As illustrated in Fig.7(a), the partial circuit 30A-1 comprises multipliers 301, 302, ..., 305, 307, ..., 309, and an adder 306. The multiplier 301 multiplies the input signal  $P_1$  by a coefficient  $h_{11}$ , the multiplier 302 multiplies the input signal  $P_2$  by a coefficient  $h_{12}$ , and the multiplier 303 multiplies the input signal  $P_3$  by a coefficient  $h_{13}$ . The multipliers 307, 308 and 309 multiply the output signal of the multipliers 301, 302 and 303 by the gradient  $\gamma$ , respectively.

The multiplier 304 multiplies the output signal of the multiplier 308 by the parameter  $\alpha$  and outputs the result to the adder 306, while the multiplier 305 multiplies the output signal of the multiplier 309 by the parameter  $\beta$  and outputs the result to the adder 306. The adder adds the output signals of the multipliers 307, 304 and 305, as well as a coefficient  $h_{10}$  to generate the I components.

The coefficients  $h_{10}$ ,  $h_{11}$ ,  $h_{12}$  and  $h_{13}$  are predetermined, the parameters  $\alpha$  and  $\beta$  are generated by the parameter calculator 40, and the gradient  $\gamma$  is output from the update circuit 120.

[0066]

As illustrated in Fig.7(b), the partial circuit 30A-2 comprises multipliers 311, 312, ..., 315, 317, ..., 319, and an adder 316. The multiplier 311 multiplies the input signal  $P_1$  by a coefficient  $h_{21}$ , the multiplier 312 multiplies the input signal  $P_2$  by a coefficient  $h_{22}$ , and the multiplier 313 multiplies the input signal  $P_3$  by a coefficient  $h_{23}$ . The multipliers 317, 318 and 319 multiply the output signal of the multipliers 311, 312 and 313 by the gradient  $\delta$ , respectively.

The multiplier 314 multiplies the output signal of the multiplier 318 by the parameter  $\alpha$  and outputs the result to the adder 316, while the multiplier 315 multiplies the output signal of the multiplier 319 by the parameter  $\beta$  and outputs the result to the adder 316. The adder adds the output signals of the multipliers 317, 314 and 315, as well as a coefficient  $h_{20}$  to generate the I components.

The coefficients  $h_{20}$ ,  $h_{21}$ ,  $h_{22}$  and  $h_{23}$  are predetermined, the parameters  $\alpha$  and  $\beta$  are generated by the parameter calculator 40, and the gradient  $\delta$  is output from the update circuit 120.

[0067]

As described above, the IQ calculator 30A computes the in-phase I and quadrature Q values in accordance with three digitized output signals  $P_1$ ,  $P_2$  and  $P_3$  of the power detectors by means of the following set of equations:

[0068]

[Equation 10]

$$I = h_{10} + \gamma h_{11} P_1 + \alpha \gamma h_{12} P_2 + \beta \gamma h_{13} P_3$$

$$Q = h_{20} + \delta h_{21} P_1 + \alpha \delta h_{22} P_2 + \beta \delta h_{23} P_3$$

[0069]

In Equation 10, the coefficients  $h_{10}$ ,  $h_{11}$ ,  $h_{12}$ ,  $h_{13}$ ,  $h_{20}$ ,  $h_{21}$ ,  $h_{22}$  and  $h_{23}$  are predetermined according to the characteristics of the multi-port  $j$

unction device 10, for example, the characteristics of the passive circuitry 12 and the power detectors 13, 14 and 15. The parameters  $\alpha$  and  $\beta$  are generated by the parameter calculator 40 and the gradients  $\gamma$  and  $\delta$  are output from the update circuit 120.

[0070]

According to the direct-conversion receiver of the present embodiment, there is provided a method of compensation of both the IQ imbalances and the DC offsets of the demodulated I components and Q components. The compensation of the IQ imbalance is realized with use of the parameters  $\alpha$  and  $\beta$  generated by the parameter calculator 40 in accordance with the output I and Q components from the IQ calculator 30A, while the compensation of the DC offsets of the I and Q components is realized with use of the gradients  $\gamma$  and  $\delta$  generated in accordance with the amplitude error computed by the amplitude error detector 110. By the calculation according to the Equation 10, the compensation of the IQ imbalances and DC offsets of the I and Q components can be realized simultaneously.

[0071]

While the invention has been described with reference to specific embodiment chosen for purpose of illustration, it should be apparent that numerous modifications could be made thereto by those skilled in the art without departing from the basic concept and scope of the invention.

[0072]

[Effect of the Invention]

According to the present invention, there is provided a direct-conversion receiver which is able to calibrate and compensate the IQ imbalances of the demodulated in-phase symbols and quadrature symbols in accordance with the power detected output signals of multi-port junction device. Also, according to the present invention, the compensation of the DC offset of the demodulated in-phase symbols and quadrature symbols can be re

alized in the same procedure for calibration and compensation of the IQ imbalances in accordance with gradients obtained from amplitude error of the DC offset compensated output in-phase symbols and quadrature symbols.

[BRIEF DESCRIPTION OF THE DRAWINGS]

[Fig. 1]

Fig.1 is a block diagram of a first embodiment of the direct-conversion receiver according to the present invention.

[Fig. 2]

Fig.2 is a schematic diagram showing an example of a configuration of the IQ calculator.

[Fig. 3]

Fig.3 is a schematic diagram showing a partial circuit of the parameter calculator.

[Fig. 4]

Fig.4 is a plot shows an example of demodulated 16-QAM symbols with mismatch in power detector outputs without IQ imbalance compensation.

[Fig. 5]

Fig.5 is a plot shows an example of demodulated 16-QAM symbols with mismatch in power detector outputs with applying the algorithm of IQ imbalance compensation.

[Fig. 6]

Fig.6 is a block diagram of a second embodiment of the direct-conversion receiver according to the present invention.

[Fig. 7]

Fig.7 is a schematic diagram showing an example of a configuration of the IQ calculator in the second embodiment.


[Description of References]

10...multi-port junction device,



20...local oscillator,  
30, 30A...IQ calculator,  
40...parameter calculator,  
100...DC offset removing circuit,  
110...amplitude error detector,  
120...update circuit




【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



[NAME OF DOCUMENT] Abstract

[ABSTRACT]

[PROBLEM] To provide a direct-conversion receiver based on a multi-port junction device which is able to compensate the I/Q imbalances of demodulated symbols without the knowledge of the phase imbalance and amplitude imbalance.

[MEANS FOR SOLUTION]

A multi-port junction device (10) combines the received RF signal and the local oscillating signal to generate three outputs by power detectors (PD), the IQ calculator (30) calculated the I component and Q component in accordance with the output signals of the power detectors as well as parameters  $\alpha$  and  $\beta$  generated by the parameter calculator (40) to compensate IQ imbalances.

[SELECTED DRAWING] Fig. 1